PCIe線束測(cè)試信號(hào)完整性的方法

       本文主要描述了PCIe接口的線纜測(cè)試的大致方法，不局限于線纜，PCB板上的接口也可以測(cè)，從1.0到6.0（7.0待定），傳輸速率越來越快，通道也由單通道變成兩通道，但是測(cè)試的思路和方法大致不變，只是需要用到的測(cè)試儀器是網(wǎng)絡(luò)分析儀，支持的帶寬需要更高。

一、PCIe線纜測(cè)試需求背景

       隨著數(shù)據(jù)中心服務(wù)器的更新?lián)Q代，AI算力的突飛猛進(jìn)，服務(wù)器上的內(nèi)部傳輸協(xié)議從PCIe4.0到PCIe6.0甚至PCIe7.0突破，傳輸速率也從單通道16GT/S到64GT/S飛躍。在同樣帶寬的條件下，調(diào)制方式從NRZ向PAM4的發(fā)展也變成了必然，同時(shí)為了提高吞吐量市場(chǎng)上更出現(xiàn)了20X的PCIe傳輸線纜，通道數(shù)和速率的增加使工程師面臨著非常大的測(cè)試挑戰(zhàn)。

二、軟件上的需求

       軟件上，主要是關(guān)注信號(hào)完整性，每個(gè)高速互連技術(shù)都繞不開信號(hào)完整性（Signal Integrity），信號(hào)完整性可以看出數(shù)據(jù)傳輸過程中有沒有變形，主要關(guān)注兩個(gè)方向，一個(gè)是頻域傳輸指標(biāo)，另一個(gè)是時(shí)域指標(biāo)，其中頻域指標(biāo)有：插損(IL)、回?fù)p(RL)、串?dāng)_(NEXT, FEXT)、模式轉(zhuǎn)換(Mode Conversion)、屏蔽效應(yīng)(EMI, RFI)，時(shí)域指標(biāo)有：時(shí)域阻抗(Impedance)、上升時(shí)間(Rise Time)、時(shí)間差(Skew)、振鈴(Ringing: overshoot, undershoot)、電平(Level)、抖動(dòng)(Jitter)、眼圖(Eye Diagram)、誤碼率(BER)。

       以上這些指標(biāo)，需要基于硬件上采樣成功的前提下。

三、PCIe互連技術(shù)測(cè)試

      測(cè)試線材、接口、PCB板的本質(zhì)就是測(cè)信號(hào)能不能在預(yù)期的標(biāo)準(zhǔn)下去保留信號(hào)的完整新，硬件上主要根據(jù)接口版本，選擇合適帶寬和端口數(shù)的網(wǎng)絡(luò)分析儀，網(wǎng)絡(luò)分析儀內(nèi)置信號(hào)源和接收機(jī)，可以很好的測(cè)試插入損耗、回波損耗等S參數(shù)，這和信號(hào)完整性需要的硬件基礎(chǔ)相契合，所以成了用戶的選擇，此外還需要制作相應(yīng)的夾具，引出數(shù)據(jù)傳輸通道。對(duì)于PCIe來講，由于lane口比較多，可支持32通道，所以選擇開關(guān)矩陣就比較重要了，重復(fù)的插拔會(huì)影響夾具的使用壽命，買過夾具的朋友可能知道，夾具并不便宜，所以建議搭配開關(guān)矩陣來使用，一來效率提高，二來提高了夾具的使用壽命。